Altera MAX10 макетная плата MAX10 CPLD 10M02 FPGA

Аппаратные характеристики Altera (Intel) MAX1O макетная плата CPLD
Мастер CPLD: 10MO2SCU169C8G;
Основной контроль CPLD внешние часы частота источника: 50 МГц;
Источник питания 3,3 м чипа 10m2SCU169C8g работает с широкодиапазонным входом MPS359's DC/DC от MPS.
Макетная плата использует чип CP2102 кремния для выполнения функции USB для последовательного порта;
Макетная плата приводит к 2 рядам 50 p, 2,54 мм Шаг строк, который используется для внешнего 24Bit TFT ЖК-экрана, CY7C68013usB блок, высокоскоростной ADC модуль сбора или CMOS модуль камеры;
Макетная плата приводит к порту JTAG для отладочного чипа, который использует двухрядные 10 p, 2,54mm pitch pins;
Совет по развитию приводит к 3-сторонний Выход Кнопка чип для тестирования;
Макетная плата выводит 3-way светодиодный индикатор чипа для тестирования;
В макетная плата использует 3-значный 7-сегментный цифровой труба на солнечных батареях (с DP запятой) для отображения богаче информацию пользователя;
Фактический размер макетной платы составляет 6,6 см x 5,7 см, а Входная мощность платы по умолчанию использует мини-usb кабель;